盖世汽车讯 据外媒报道，半导体解决方案供应商瑞萨电子株式会社（Renesas Electronics Corporation）开发出三款用于汽车多域电子控制单元（ECU）的系统集成芯片（SoC）技术。这些技术具备先进的人工智能处理能力和芯片组功能，可作为下一代汽车电气/电子（E/E）架构的核心技术平台。

图片来源： 瑞萨

在软件定义汽车（SDV）时代，汽车SoC需要具备卓越的性能以同时运行多个应用程序，并且必须通过芯片组实现可扩展性。此外，它们还必须满足汽车SoC的功能安全要求。随着驱动中央计算的多域SoC规模越来越大、结构越来越复杂，保持车规级品质也变得越来越困难。先进SoC性能的提升也带来了功耗的增加，因此提高能效和安全性至关重要。为了满足这些需求，瑞萨电子开发了以下新技术。

1. 支持功能安全的芯片组架构

为了满足汽车SoC的功能安全要求，瑞萨电子开发了一种全新的专有架构，即使在芯片组配置下也能支持ASIL D等级。该架构将标准的芯片间UCIe接口与专有的RegionID机制相结合，即使在多个应用程序同时运行时，也能防止对硬件资源的干扰，从而实现无干扰（FFI）功能。

传统的UCIe接口缺乏在芯片间传输RegionID的功能。瑞萨电子开发了一种将RegionID映射到物理地址空间、将其编码到UCIe区域并进行传输的方法。这使得内存管理单元（MMU）和实时内核能够实现安全的访问控制，并满足芯片组间的功能安全要求。此外，通过保持处理器到内存总线的带宽，UCIe接口经测试证实可实现高达51.2 GB/s的传输速度，接近SoC内部传输速度的上限。这项技术为高性能汽车SoC提供了可扩展性和安全性。

2. 先进的AI处理能力和车规级品质

车规级品质对于SDV系统至关重要。瑞萨电子开发了一种3纳米SoC设计，在保持车规级品质的同时，提升了用于AI处理的神经处理单元（NPU）的性能。近年来，NPU的尺寸不断增大，面积比上一代产品扩大了1.5倍。这导致共享时钟源和各个电路之间的时钟延迟增加。为了解决这个问题，瑞萨电子重新设计了时钟架构，将以往设计中作为模块级单元的时钟脉冲发生器（CPG）拆分，并在子模块级别部署了微型CPG（mCPG）。这大大降低了时钟延迟，并满足了时序要求。

然而，多层mCPG会使测试时钟同步变得复杂，而测试时钟同步对于实现汽车应用中的零缺陷至关重要。瑞萨电子已将测试电路集成到分层CPG架构中，并统一了用户时钟和测试时钟的信号路径。新设计还实现了测试模式下上下层mCPG在单一时钟源下的同步，从而可以进行统一的相位调整。因此，瑞萨电子即使对于大规模SoC也能达到零缺陷的质量标准，为下一代SDV汽车SoC提供了所需的高可靠性。

3. 先进的电源控制和监控技术，提升电源效率和安全性

为了在提升汽车SoC所需的高性能的同时，提高电源效率和安全性，瑞萨电子开发了先进的电源门控技术，该技术采用超过90个电源域。根据不同的工作条件，该技术能够实现从几毫瓦到几十瓦的精确电源控制。此外，瑞萨电子还将电源开关（PSW）分为环形PSW和行PSW，以降低因工艺尺寸缩小而导致的电流密度增加所带来的IR压降（电压降）。电源开启时，环形PSW抑制浪涌电流；然后，行PSW均衡域内的阻抗。与传统设计相比，这些措施共同作用，可将IR压降降低约13%。

为了满足ASIL D功能安全标准，双核锁步（DCLS）配置采用独立的电源开关和控制器来控制主核和校验核。这种设计即使一侧发生故障，也能通过锁步操作检测到故障。此外，每个电源开关（PSW）的门极信号都经过环回监控，因此当发生故障时，可以检测到关断状态。电压监控采用抗温度漂移能力极强的数字电压表（DVMON），从而将老化容差提高了1.4 mV。这些技术使得高性能汽车SoC能够兼顾能效和安全性。

这些新技术被应用于瑞萨电子面向汽车多域ECU的R-Car X5H SoC中。借助R-Car X5H，用户可以在确保安全性的同时，加速SDV的发展，并实现自动驾驶、数字座舱等功能。