盖世汽车讯 据外媒报道，自动驾驶开源软件公司提雅智行（TIER IV）宣布已加入由日本科学技术振兴机构（JST）主导的下一代边缘人工智能半导体研发计划，旨在推进面向L4级自动驾驶的软件定义系统集成芯片（SoC）的研发。在JST计划的支持下，由东京大学工学研究生院Yoshihiro Kawahara教授领导的研究团队将致力于以应用场景为导向、功能差异化的物理人工智能芯片设计。与此同时，提雅智行正在开发一款人工智能芯片的逻辑设计，该芯片旨在高效处理端到端（E2E）自动驾驶人工智能的推理过程，并计划开源其设计资源和相关工具链。

图片来源：提雅智行

高性能计算技术，包括图形处理器（GPU），在加速人工智能的快速发展中发挥了核心作用。然而，L4级自动驾驶要求人工智能模型在真实世界和实时约束下持续运行。这就需要一种新的方法，既能补充现有的高性能计算技术，又能进一步提升能效、适应性、透明性和可验证性。

通过这项计划，提雅智行将独立设计一款支持Autoware（全球领先的自动驾驶开源软件）的自动驾驶人工智能芯片，并评估其作为SoC组件的有效性。除了芯片的逻辑设计外，提雅智行还将开源编译器和相关工具链。通过开放这些技术，提雅智行旨在建立一个开放的生态系统，使半导体制造商能够利用其平台技术加速L4级自动驾驶SoC的商业化进程。

能效

自动驾驶人工智能越来越依赖于大规模Transformer模型，这些模型能够以集成的方式处理传感器输入，例如摄像头图像和点云数据，涵盖从感知到运动规划的整个过程。本计划将专注于Transformer推理，并开发一种专用架构，以简化通用计算所需的复杂控制机制。

人工智能模型执行所需的数据将被预先高效地存储在芯片内部，并在芯片内部重复使用，从而降低外部存储器传输和计算控制所消耗的功耗。该架构还将集成专用的计算电路，用于Transformer中常用的操作，例如矩阵乘法和注意力机制。

提雅智行并非仅仅优化芯片的峰值性能，而是致力于提升整个自动驾驶系统（包括Autoware）的每瓦性能。该设计支持灵活部署于各种应用场景，从功耗仅为几瓦的嵌入式设备到功耗高达几十瓦的车载电子控制单元均可适用。

适应性

围绕自动驾驶人工智能的技术格局正在快速发展，这使得基于特定模型或硬件配置设计的架构难以持续适应变化。为了应对这一挑战，提雅智行将引入张量算子集架构 (TOSA)，这是一种标准化的中间表示，用于连接人工智能模型和人工智能芯片。

使用PyTorch等框架开发的人工智能模型的操作将被转换为通用的TOSA表示。然后，在人工智能芯片上执行之前，将通过TOSA进行优化和代码生成，从而实现人工智能框架和硬件之间的松耦合。

因此，人工智能模型架构或计算方法的变更主要可以通过对编译器和运行时等组件进行软件更新来实现，而无需从头开始重新设计整个芯片。提雅智行目标是实现软件定义的SoC，其性能和能效可以通过软件进行持续优化。

透明度

在诸如L4级自动驾驶等安全关键型应用中，不仅需要了解人工智能模型本身，还需要了解其运行所在计算系统的内部架构和处理流程。根据这项计划，提雅智行将开源其自动驾驶人工智能芯片的逻辑设计，以及编译器和相关工具链。

通过公开设计信息，提雅智行将使半导体制造商和开发人员能够查看芯片的内部架构和软件行为，并根据其车辆平台、人工智能模型、性能要求和功耗限制来修改、扩展和重用这些技术。

正如Autoware实现了自动驾驶软件的协同开发一样，提雅智行将把同样的开源理念扩展到人工智能芯片设计及相关工具链领域。这将构建一个生态系统，使自动驾驶人工智能技术能够持续改进和发展，而无需依赖特定的半导体产品或封闭的开发环境。

可验证性

在芯片上执行人工智能模型的过程涉及模型格式转换、计算优化、量化、舍入和其他变换。这些过程对于提高性能和能效至关重要，但它们也可能引入影响最终计算结果的数值差异。因此，需要一种机制来评估这些差异的影响。

提雅智行将以TOSA及其明确定义的操作规范为基础，构建编译转换过程并引入形式化验证技术。对于选定的转换和操作，该计划将建立机制，在转换前后对数值一致性以及是否符合预定义的误差容限进行数学验证。

通过这种方式，提雅智行不仅追求高处理性能，还追求一种执行环境，在该环境中，芯片执行前应用于AI模型的转换过程可以被追踪，并且最终处理结果的正确性也可以被验证。这将有助于为自动驾驶AI构建更可靠的执行环境。